• / 18

篮球24秒计时器的设计.doc

资源描述:
《篮球24秒计时器的设计.doc》由本站会员分享,支持在线阅读,更多《篮球24秒计时器的设计终稿.doc》相关的内容可在三九文库网上搜索。

1/18课程设计任务书课程设计任务书题题目目::篮球24秒计时器设计初始条件:初始条件:1.具备电子电路的基础知识和查阅资料和手册的能力2熟悉常用电子器件和常规实验仪器及电子设计常用软件3.已掌握电子电路实验的基本方法要求完成的主要任务要求完成的主要任务:(包括课程设计工作量及其技术要求,以及说明书撰写等具体要求)1.具备显示24秒计时功能;2.计时器为递减工作,间隔为1S;3.递减到0时发声光报警信号;4.设置外部开关,控制计时器的清0,启动及暂停;5.提出至少两种设计实现方案,并优选方案进行设计;6.撰写符合学校要求的课程设计说明书。时间安排:时间安排:1.动员大会,下达课程设计任务书;2.7月7日11日查阅资料。

选择设计方案,进行设计计算,完成预设计并进行计算机仿真7月7日;3.7月12日预设计方案经教师审查后领取元器件;4.7月12日17日将设计的电路进行制作和调试并完成课程设计说明书的撰写;5.7月17日18日课程设计答辩。指导教师签名:指导教师签名:20082008年年0707月月0707日日系主任(或责任教师)签名:系主任(或责任教师)签名:20082008年年0707月月0707日日2/18摘要摘要基于数字电子技术和模拟电子技术的篮球24秒计时器在篮球比赛中已经被广泛的采用,它可以完成置数、倒计时、暂停、清零、声光报警等很实用的功能。本文着重介绍24秒计时器的制作过程,并且对一些方案作出对比

在单元电路方面,本文对电路的每一部分的选择都加以说明,经过对比确定出最优方案并加以采用。在此基础上,本文对24秒计时电路进行了适当的功能扩展。最后,本文对基于电工技术的24秒计时器的设计特点,进行了归纳和总结。关键字:555振荡模块减计数器译码显示报警电路3/18目录目录1.1.设计内容及要求设计内容及要求112.2.结构设计及方案选择结构设计及方案选择222.1原理方框图及设计思路22.2方案选择43.3.单元电路设计、参数计算及器件的选择单元电路设计、参数计算及器件的选择553.1脉冲信号电路的设计53.2计数电路的设计及选用73.3报警电路的设计83.4译码显示电路的设计93.5外部控制电路的设计(本部分没有在仿真图中仿真)104。

4.组装及调试过程组装及调试过程11114.1组装114.2调试124.2.1调试电路的方法和技巧124.2.2调试中出现的问题及解决方法1355收获、体会和改进的方法收获、体会和改进的方法13135.1心得和体会135.2改进方案14附录附录1115156元器件明细表1577参考文献参考文献16164/18篮球24秒计时器的设计1.1.设计内容及要求设计内容及要求1.1设计一个篮球比赛24秒计时器,具备显示24秒计时功能;1.2计时器为递减工作,时间间隔为1S1.3递减到零时发出声光报警1.4设置外部开关,控制计时器的启动、暂停及清零2.2.结构设计及方案选择结构设计及方案选择2.12.1原理方框图及设计思路原理方框图及设计思路设计思路:脉冲信号经过递减计数器、译码器、再由数码管显示出来。

中间包括控制电路。图1:原理方框图包括秒脉冲发生器、计数器、译码与显示电路、报警电路和控制电路(辅助时序控制电路)等五个部分组成。秒脉冲发生电路递减计时,每隔1秒钟,脉冲信号发生电路计数电路译码显示电路外部操作开关控制电路报警电路5/18计时器减1。其中计数器和控制电路是系统的主要部分。计数器完成24秒计时功能,而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示与灭灯等功能。当计时器递减计时到零(既定时时间到)时,显示器上显示00,同时二极管闪亮,蜂鸣器发声报警。以下为本报告所设计的整体电路(该设计由Mutisim10仿真)。6/18图2:设计原理图以上方案工作原理:脉冲信号由555计时器组成的多谐振荡器为整个电路提供频率为1Hz的方波脉冲信号。

在脉冲的输出端接有一LED,用以指示脉冲信号的发生。方波信号由低位74LS192的CPD端输入电路的计数部分,从而使计数电路开始工作。74LS192的输出端经过译码电路接数码管,两片74LS192分别置数0010和0100。计数电路的置数端接外部控制电路,当置数端输入低电平时,电路实现计数功能,此时数码管显示24,随着cp的接入,数码管示数以一秒为单位递减,当其递减到零时,BO输出低电平触发报警电路,LED发光,蜂鸣器报警(图中为模拟蜂鸣器报警功能)。外部控制电路也可以实现使电路的清零的功能,当芯片的CLR端输入高电平时,计数器实现清零。另:若将图中的二输入与门74LS08更换为三输入与门74LS12。

同时添加一控制开关,则可以实现计时电路暂停、开始功能。2.22.2方案选择方案选择上面的方案是基于十进制加减计数器74LS192所设计,在计数电路中,也可以使用其他具有技术功能的集成芯片,例如74LS161。74LS161是四位同步二进制加计数器,该计数器能同步并行预置数据,具有清零置数,计数和保持功能,具有进位输出端,可以串接计数器使用。以下是它的功能表。使用74LS161设计的电路,其余部分与用74LS192设计的电路没有明显不同,同样使用555计时器构成的多谐振荡器作为方波脉冲信号发生器。在设计过程中可以发现,74LS161虽然是加计数器,同样可以实现减计数功能,但是,必须在其输出端串联

原理上可行,但实际操作难以完成,甚至仿真也是很困难的。综合考虑,不选用74LS161作为设计方案。7/18图374LS161功能表3.3.单元电路设计、参数计算及器件的选择单元电路设计、参数计算及器件的选择本报告中所设计的计时器是由脉冲信号发生器、计数器、报警电路、外部控制电路、译码显示电路等五个部分构成。3.13.1脉冲信号电路的设计脉冲信号电路的设计脉冲信号电路可以由555定时器构成的多谐振荡器或者石英晶体振荡器或者由RCLCRLC振荡电路构成的信号发生装置来实现。由于在本实验中要求相对稳定的频率为1Hz方波信号输出,综合考虑如下:RC、LC、RLC构成的震荡电路产生的脉冲信号为正弦波信号,则还需要施密特触发器来将其转化为方波信号,这样会增加电路的复杂性,不易于操作。

而石英晶体振荡器的固有频率在40kHz以上,只能选用分频电路来实现1Hz的脉冲输出,分频电路可以选用具有分频功能的74LS92等集成芯片,这样,不仅提高了设计的成本,而且提高了电路整体的复杂性和功耗,难以实现。综上,我们选用由555定时器构成的多谢振荡器作为脉冲信号发生器。如下图,由NE555构成的多谐振振荡器,接通电源后,电容C1被充电,VC上升,当VC上升到2/3VCC时,触发器被复位,同时放电BJTT导通,此时V0为低电平,电容C通过R2和T放电,使VC下降,当下降至1/3VCC时,触发器又被置位,V0翻转为高电平。当C放电结束时,T截止,VCC将通过R2和R1、RE8/18向电容器充电,VC由1/3VCC上升到2/3VCC。

当VC上升到2/3VCC时,触发器又发生翻转,如此周而复始,在输出端就得到一个周期性的方波,其频率为:f=1.43/(R1+2R2)C。在这里我们选择R2=68K,C1=10uf,只要用一个可变电阻器代替R1,并将它调至7K即可输出1HZ,达到要求图4555原理图以及由555构成的多谐震荡器原理图图5555输出脉冲波形图9/18表一:555计时器功能表输入输出阈值输入(V11)触发值(V12)复位(RD)输出(VO)放电管T00导通<(2/3)VCC(2/3)VCC(1/3)VCC10导通(1/3)VCC1不变不变注:0=低电平,1=高电平3.23.2计数电路的设计及选用计数电路的设计及

74LS192是双时钟方式的十进制可编程同步加锁计数器。它采用8421码二十进制编码,并具有直接清零、置数、加锁计数功能。脉冲信号接CPU端可以实现加计数功能,脉冲信号接CPD端可以实现减计数功能。LD是异步并行置数控制端(低电平有效),CO、BO分别是进位、借位输出端(低电平有效),CR是异步清除端,D0D3是并行数据输入端,Q3Q0是输出端。74LS192的工作原理是:当/LD=1,CR=0时,若时钟脉冲加入到CPU端,且CP置数=1,则计数器在预置数的基础上完成加计数功能,当加计数到9时,/CO端发出进位下跳变脉冲;若时钟脉冲加入到CPD端,且CPU=1,则计数器在预置数的基础上完成减计数功能。

当减计数到0时,/BO端发出借位下跳变脉冲。由74LS192构成的24递减计数器其预置数为N=(00100100)8421BCD=(24)10。它的计数原理是:只有当低位/BO1端发出借位脉冲时,高位计数器才作减计数。当高、低位计数器处于全零,且CPD为0时,置数端/LD2=0,计数器完成并行置数,在CPD端的输入时钟脉冲作用下,计数器再次进入下一循环减计数。10/18图674LS192管脚图以及功能表图7计时电路上图为两片74LS192级联构成的计数电路,其中右边的74LS192为低位,通过借位信号输出端TCD向高位CD输出脉冲信号。当低位芯片倒计数至零时,TCD由高电平转为低电平,此时向高位芯片发出借位信号。

高位芯片的减计数信号输入端CD接到信号后,驱动高位芯片开始减计数。当高位芯片减计数至零时,TCD端则由高电平转化为低电平,再次向高位借位。3.33.3报警电路的设计报警电路的设计题目中要求当计时停止时,电路要有声光报警功能,为此,本设计报告中选用D触发器触发发光二极管和蜂鸣器工作来实现此功能。根据D触发器的功能,当PRE端输入为低电平时,其输出端Q输出高电平,可以利用该高电平直接驱动发光二极管和蜂鸣器报警11/18图8D触发器驱动的报警电路3.43.4译码显示电路的设计译码显示电路的设计译码显示电路我们选用74LS48来驱动7段共阴极数码显示管。数码显示器可显示系统的运行状态及工作数据,它分为两种。

共阴极(BS201/202)与共阳极(BS211/212),我们所选的是共阴极,它是将发光二极管的阴极短接后作为公共极,当驱动信号为高电平时,阴极必须接低电平,才能够发光显示。共阴极数码管的外引脚及内部电路如下图图117段共阴极数码显示管管脚图驱动共阴极显示器的译码器输出为高电平有效,所以选用74LS48驱动共阴极的发光二极管显示器。下图是74LS48外引线排列图与功能表:图9发光二极管图10扬声器12/18图1274LS48外引线排列图及功能表74LS48工作原理:译码器输入端为二进制码,经译码器后,输出端分别与七段显示器的的输入端对应连接。消隐(灭灯)输入端BI为低电平有效。当消隐(灭灯)输入端BI=0时。

不论其余输入端状态如何,所有输出为零,数码管七段全暗,无任何显示;当消隐输入端BI=1时译码器译码。灯测试(试灯)输入端LT为低电平有效。当灯测试(试灯)输入端=0(/=1)时,不论其余输入端状态如何,所有输出为1,数码管七段全亮,显示8。可用来检查数码管、译码器有无故障;当灯测试输入端LT=1时译码器译码。脉冲消隐(动态灭灯)输入RBI为低电平有效。当RBI=1时,对译码器无影响;当BI=LT=1时,若RBI=0,输入数码是十进制的零时,数码管七段全暗,不显示;输入数码不为零时,则照常显示。在实际使用中有些零是可以不显示的,如004.50中的百位的零可不显示;若百位的零可不显示,则十位的零也可不显示。

展开阅读全文
 温馨提示:
下载提示
关于本文
本文标题:篮球24秒计时器的设计.doc
链接地址:https://www.999doc.com/661388.html
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 联系我们

copyright © 2016-2021  999doc三九文库网 版权所有

经营许可证编号:苏ICP备2020069977号  网站客服QQ:772773258  联系电话:0518-83073133