TTL电路原理网友投稿

March 2, 2021, 7:27 p.m. 文档页面

【文章导读】第二章 逻辑门电路,2-1 典型TTL与非门工作原理,2-2 其它类型TTL门电路,2-3 ECL集成逻辑门,2-4 I2L集成逻辑门,2-5 MOS集成逻辑门,2-6 接口问题,小结,内容概述,2-1 典型TTL与非门工作原理,TTL与非门,TTL与非门工作原

文章介绍图片

  

【正文内容】

第二章逻辑性门电路,21典型性TTL与非门原理,22其他种类TTL门电路,23ECL集成化逻辑门,24I2L集成化逻辑门,25MOS集成化逻辑门,26插口难题,总结,內容简述,21典型性TTL与非门原理,TTL与非门,TTL与非门原理,TTL与非门的工作中速率,TTL与非门的外特性及基本参数,22其他种类TTL门电路,三态逻辑门(TSL),集电结引路TTL“和非”门(OC门),23ECL集成化逻辑门,ECL“或/或者非”门电路,ECL门的关键优点和缺点,24I2L集成化逻辑门,I2L基础模块电源电路,I2L门电路,I2L的关键优点和缺点,25MOS集成化逻辑门,NMOS反相器,NMOS门电路,CMOS门电路,26插口难题。

TTL与CMOS插口,CMOS与TTL插口,內容简述,双极型集成化逻辑门,MOS集成化逻辑门,按元器件种类分,按处理速度分,SSI(100下列个等效电路门),MSI(103个等效电路门),LSI(104个等效电路门),VLSI(104个之上等效电路门),基础逻辑门的基础构造、原理及其外界特性,TTL和非门电路,返回,TTL与非门原理,输入端最少有一个接低电平,0.3V,3.6V,3.6V,1V,3.6V,T1管:A端发射结通断,Vb1=VAVbe1=1V,其他发射结均因反偏而截至.,50.70.7=3.6V,Vb1=1V,因此T2、T5截至,VC2Vcc=9V,T3:微饱和。T4:变大情况。电源电路輸出高电平为:。

9V,返回,输入端全为高电平,3.6V,3.6V,2.1V,0.3V,T1:Vb1=Vbc1Vbe2Vbe5=0.7V3=2.1V,因而輸出为逻辑性低电平VOL=0.3V,3.6V,发射结反偏而集电结正偏.处在颠倒变大情况,T2:饱和,T3:Vc2=Vces2Vbe51V,使T3通断,Ve3=Vc2Vbe3=10.70.3V,使T4截至。,T5:深饱和,,返回,TTL与非门原理,返回,输入端全为高电平,輸出为低电平,输入最少有一个为低电平时,輸出为高电平,不难看出电源电路的輸出和输入中间达到和非逻辑顺序,TTL与非门原理,TTL与非门工作中速率,存在的问题:TTL门电路工作中速率相对性于MOS较快。

但因为当輸出为低电平时T5工作中在深层饱和,当輸出由低变为高电平,因为在基区和集电区有储存正电荷不可以立刻消退,而危害工作中速率。,改进版TTL与非门,很有可能工作中在饱和下的晶体三极管T1、T2、T3、T5都用含有肖特基势垒二极管(SBD)的三极管替代,以限定其饱和状态深层,提升工作中速率,返回,返回,改进版TTL与非门,提升数字功放泄充放电路,1、提升工作中速率,降低了电源电路的打开時间,减少了电源电路关掉時间,2、提升抗干扰性,T2、T5另外通断,因而工作电压传送特性曲线图衔接区变小,曲线图变陡,输入低电平噪声容限VNL提升了0.7V上下,TTL“和非”门的外特性及基本参数,工作电压传送特性,TTL“和非”门输入工作电压VI与输出电压VO中间的关联曲线图。

即VO=f(VI),返回,Voff,VSH,Von,VSL,TTL“和非”门的外特性及基本参数,抗干扰性,闭店脉冲信号VOFF:,确保輸出为规范高电平VSH的较大输入低电平值,开关门脉冲信号VON:,确保輸出为规范低电平VSL的最少输入高电平值,低电平噪声容限VNL:,VNL=VOFFVSL,高电平噪声容限VNH:,VNH=VSHVON,TTL“和非”门的外特性及基本参数,输入特性,输入电流量与输入工作电压中间的关联曲线图,即II=f(VI),1.输入短路容量ISD(也叫输入低电平电流量IIL),当VIL=0V时由输入端排出的电流量,2.输入泄露电流IIH(输入高电平电流量),指一个输入线接高电平,其他输入线接低电平

约10A上下,返回,扇入指数Ni和扇出指数NO,1.扇入指数Ni就是指达标的输入端数量,2.扇出指数NO就是指在灌电流量(輸出低电平)情况下驱动器类似门的数量。,在其中IOLmax为较大容许灌电流量,,IIL是一个负荷门灌进区级的电流量(1.2mA)。No越大,表明门的负荷工作能力越强,返回,TTL“和非”门的外特性及基本参数,均值传送时间延迟tpd,通断时间延迟tPH:L输入波型上升沿的50%幅度值处到輸出波型降低沿50%幅度值住所必须的時间,,截至时间延迟tPLH:从输入波型降低沿50%幅度值处到輸出波型上升沿50%幅度值住所必须的時间,,均值传送时间延迟tpd:,TTL“和非”门的外特性及基本参数,返回,22其他种类TTL门电路。

三态逻辑门(TSL),集电结引路TTL“和非”门(OC门),集电结引路TTL“和非”门(OC门),1,0,当将2个TTL“和非”门輸出端立即串联时:,造成一个大电流量1、拉高门2輸出低电平2、会因为功能损耗过大毁坏门元器件,注:TTL輸出端不可以立即串联,返回,TTL和非门电路,集电结引路TTL“和非”门(OC门),当输入端全为高电平时,T2、T5通断,輸出F为低电平;,输入端有一个为低电平时,T2、T5截至,輸出F高电平贴近电源电压VC。,OC门进行“和非”逻辑性作用,逻辑符号:,輸出逻辑性脉冲信号:低电平0.3V高电平为VC(530V),返回,输入电阻RL的挑选,(自当作考试试题),集电结引路TTL“和非”门(OC门)。

返回,集电结引路TTL“和非”门(OC门),OC门需外接电阻器,因此开关电源VC能够选9V30V,因而OC门做为TTL电路能够和其他不一样种类不一样脉冲信号的时序逻辑电路开展联接,返回,三态逻辑门(TSL),1,0,輸出F端处在高阻情况记作Z,Z,返回,低电平也就能,高电平也就能,返回,三态门的运用,1.三态门普遍用以系统总线构造,任何时候只有有一个操纵端合理,即只有一个门处在传输数据,其他门处在禁止状态,2.双重传送,当E=0时,门1工作中,门2严禁,数据信息从A送至B;,E=1时,门1严禁,门2工作中,数据信息从B送至A。,返回,三态逻辑门(TSL),23ECL集成化逻辑门,ECL“或/或者非”门电路,ECL门的关键优点和缺点,返回。

ECL“或/或者非”门电路,1、电源开关速率高,2、逻辑性作用强,3、负荷工作能力强,1、功能损耗很大,2、抗干扰性差:,逻辑摆幅为0.8V上下,噪声容限VN一般约300mV,ECL“或/或者非”门电路,返回,24I2L集成化逻辑门,I2L基础模块电源电路,I2L门电路,I2L的关键优点和缺点,I2L基础模块电源电路,电路的组成,T2的工作电压是由T1射极引入的,故有引入逻辑性,原理,1、当VA=0.1V低电平时,T2截至,I0从输入端A排出,C1、C2和C3輸出高电平,2、当A引路(等同于输入高电平)时,I0注入T2的基极,,T2饱和状态通断,C1、C2和C3輸出低电平。,返回,I2L门电路,逻辑性作用:,返回,I2L的关键优点和缺点。

1.处理速度高,2.功能损耗小,3.电源电压范畴宽,4.品质因素最好,5.生产工艺流程简易,电流量在1nA1mA范畴内均能一切正常工作中,I2L的品质因数仅有(0.11)pJ/门,1.电源开关速率低,2.噪声容限低,I2L的逻辑摆幅仅700MV上下,比ECL还低,但其内部噪声小,因而电源电路能一切正常工作中,3.几块一起应用时,因为各管道输入特性的离散性,基极电流量分派会发生不均匀的状况,比较严重时电源电路没法一切正常工作中,返回,25MOS集成化逻辑门,NMOS反相器,NMOS门电路,CMOS门电路,NMOS反相器,数据时序逻辑电路中的MOS管均是加强型MOS管,它具备下列特性:,当|UGS||UT|时,管道通断,通断电阻器不大,等同于电源开关合闭,当|UGS|lt。

|UT|时,管道截至,等同于电源开关断掉,设电源电压VDD=10V,打开工作电压VT1=VT2=2V,1、A输入高电平VIH=8V,2、A输入低电平VIL=0.3V时,,电源电路实行逻辑非作用,工作中管,负荷管,T1、T2均通断,輸出为低电平VOL0.3V,T1截至T2通断,电源电路輸出高电平VOH=VDDVT2=8V。,返回,NMOS门电路,工作中管串连,负荷管,原理:,T1和T2都通断,輸出低电平,2、当輸出端有一个为低电平时,,与低电平相接的驱动器管就截至,輸出高电平,电源电路“和非”逻辑性作用:,注:,提升扇入,只提升串连驱动器管的数量,但扇入不适合太多,一般不超过3,1,1,通,通,0,1、当2个输入端A和B均为高电平时。

0,1,止,通,1,返回,CMOS电源电路,PMOS,NMOS,原理:,1、输入为低电平VIL=0V时,VGS1VT1,T1管截至;,|VGS2|VT2,电源电路中电流量类似为零(忽视T1的截至泄露电流),VDD关键着陆在T1上,輸出为高电平VOHVDD,T2通断,2、输入为高电平VIH=VDD时,T1通T2止,VDD关键降在T2上,輸出为低电平VOL0V。,完成逻辑性“非”作用,返回,原理:,TN和TP均截至,VI由0VDD转变时,传送门展现高阻情况,等同于电源开关断掉,CL上的脉冲信号维持不会改变,这类情况称之为传送门保存信息,VI在VTVDD范畴转变时TP通断,即VI在0VDD范畴转变时,TN、TP中最少有一只管道通断。

使VO=VI,这等同于电源开关接入,这类情况称之为传送门传送信息内容,VI由0(VDDVT)范畴转变时TN通断,返回,CMOS电源电路,原理:,1、当C为低电平时,TN、TP截至传送门等同于电源开关断掉,传送门保存信息,2、当C为高电平时,TN、TP中最少有一只管道通断,使VO=VI,这等同于电源开关接入,传送门传送信息内容,不难看出传送门非常,于一个理想化的电源开关,且是一个双向开关,返回,CMOS电源电路,原理图,1、电源电路构造,2、逻辑符号,返回,CMOS电源电路,CMOS电源电路,返回,1、与非门,二输入“和非”门电路构造如图所示,当A和B为高电平时:,1,0,1,0,1,1,当A和B有一个或一个之上为低电平时:,电源电路輸出高电平,

輸出低电平,电源电路完成“和非”逻辑性作用,CMOS电源电路,2、“异或运算”门,当A=B=0时,0,0,1,1,0,当A=B=1时,,1,1,1,1,0,TG接入,C=B=1,反相器2的二只MOS管都截至,輸出F=0。,输入端A和B同样,得:输入端A和B同样,輸出F=0,返回,2、“异或运算”门,输入端A和B不一样,当A=1,B=0时,1,0,0,0,1,輸出F=1,当A=0,B=1时,0,1,1,0,1,輸出F=1,得:输入端A和B不一样,輸出F=1,返回,CMOS电源电路,2、“异或运算”门,输入端A和B不一样,輸出F=1,输入端A和B同样,輸出F=0,由此可见:该电源电路完成的是“异或运算”的逻辑性作用,返回,CMOS电源电路,CMOS电源电路的特性。

1、功能损耗小:CMOS门工作中时,一直一管导通另一管截至,因此基本上不由自主开关电源汲取电流量其功能损耗很小,2、CMOS集成电路芯片功能损耗低內部热值小,处理速度可进一步提高,3、抗辐射工作能力强,MOS管是大部分载流子工作中,放射线辐射源对大部分载流子浓度值危害并不大,4、工作电压范畴宽:CMOS门电路輸出高电平VOHVDD,低电平VOL0V。,5、輸出工作电压较为大:扇出工作能力很大,一般能够超过50,6、在应用和储放时要留意静电屏蔽,电焊焊接时电铬铁应接地装置优良,返回,26插口难题,TTL与CMOS插口,CMOS与TTL插口,TTL与CMOS插口,注:,TTL门电路高电平典型值仅有3.4V,CMOS电源电路的输入高电平规定高过3.9V。因而在TTL门电路輸出端与开关电源中间接一电阻器Rx。

教案相关推荐  
三九文库 www.999doc.com
备案图标苏ICP备2020069977号